浅谈芯片低功耗设计
在智能表计、个人可穿戴设备、家庭医疗、智慧家居、远程测控、无线传感等许多依靠电池供电的移动设备中，设备续航时间是一个非常重要的性能指标，这对芯片低功耗设计提出了很大的挑战。这里，结合多年的低功耗芯片设计经验，把一些理念和方法，分享给大家。
大家都知道芯片功耗的主要来源包括两方面，一方面是动态功耗，另一方面是静态功耗。
·动态功耗
先来看一下动态功耗，动态功耗主要包括开关功耗和短路功耗两种。
开关功耗
开关功耗是指逻辑电路在工作时给负载电容充放电所产生的功耗，计算公式为：
P=C·V2·f
其中，
C为逻辑电路负载电容，V为逻辑电路工作电压，f为逻辑电路工作频率。
由此可知，动态功耗和负载电容、工作电压的平方以及工作频率成正比，换言之，可以通过，改变负载电容、工作电压、以及工作频率来改变动态功耗。
短路功耗
短路功耗是指逻辑电路在翻转过程中造成的瞬态短路所产生的功耗，计算公式为：
P= t·V·I·f
其中，
t为逻辑电路短路时间，V为逻辑电路工作电压，I为逻辑电路短路工作电流，f为逻辑电路工作频率。
由此可知，短路功耗和短路时间、工作电压、短路电流以及工作频率成正比。
·静态功耗
再来看一下静态功耗，静态功耗是指由于逻辑电路中漏电电流所产生的功耗，
漏电电流计算公式为：
这里Vth、 Cox、W/L都和芯片生产有关，不可以调整， Vt指的是阈值电压。可以看到，阈值电压越高漏电电流就越低，但是由于阈值电压高，对应的信号翻转速度就会变慢，导致逻辑电路工作频率低，因此要做好逻辑电路工作频率和漏电电流平衡。由于静态功耗是逻辑电路没有信号跳变时电路的功耗，所以它与动态功耗的本质不同是，它和频率无关，所以降频对静态功耗没有任何影响。同时漏电电流与温度成指数关系，当温度越高时，温度的影响越大。某些工艺下，90度升至100度变化时，漏电电流可成十倍以上关系，漏电电流暴增，导致温度进一步升高，形成恶性循环，甚至导致芯片功能失效或烧毁。另外，随着芯片工艺制程越来越先进，静态功耗在整个芯片功耗的占比越来越大。
根据上面分析的芯片功耗来源，我们目前设计领域里降低芯片功耗的技术手段主要有：
01降低逻辑电路工作电压<<<<
从上面功耗分析知道，降低逻辑电路工作电压可有效降低芯片功耗。在芯片内部设计LDO电路，为逻辑电路提供稳定的较低的工作电压，比如芯片供电3.0V，但是LDO输出到逻辑电路的工作电压为1.08V。
02可关断电源<<<<
电压降低了，功耗确实可以减小，但是如果将不用的逻辑电路电源关闭，那将会使功耗降到最低，所以，在实际的实现中，可使用可关断电源的方式，来关断某个区域或者某个层级的逻辑电路，从而来降低整体功耗。电源关闭后，逻辑电路的动态功耗和静态功耗都最低。
03工作频率调整<<<<
从上面功耗分析知道，降低逻辑电路工作频率可以有效降低逻辑电路的动态功耗。因此逻辑电路可以分多种工作模式，正常工作模式、低功耗工作模式、STOP工作模式。正常工作模式，逻辑电路用高频时钟工作，且根据性能要求，可以对高频时钟进行预分频。低功耗工作模式，逻辑电路用低频时钟工作。STOP工作模式，逻辑电路高低频时钟都停止工作。
04clock gating<<<<
外设电路的工作时钟加控制逻辑，当外设电路启动时，开启外设的输入时钟，否则，关断外设的输入时钟以便节省外设的动态功耗。
综合工具也会自动插入clock gating，把原有的data上的通用逻辑加以整合，挂到了clock gating的EN控制端。
05data gating<<<<
在开启的外设中，暂时没有使用的逻辑电路输入尽量不翻转。比如未启动加法器时，加法器的输入固定为0或者1，以便节省外设的动态功耗。
06综合时尽量选择高Vt标准单元库<<<<
从漏电电流计算公式可以看到， Vt越高漏电电流越小，从而导致静态功耗越小。比如芯片生产工厂的高密度标准单元库提供了HVT、SVT和LVT三种标准单元库，综合过程中，应该优先使用HVT的标准单元库，如果逻辑单元不满足工作频率要求，再混合使用HVT和SVT标准单元库。综合时尽量不要使用LVT标准单元库，LVT标准单元只是供后端修timing时少量使用。
07减少fanout 和transition<<<<
减少fanout 和transition可以使逻辑电路上升时间和下降时间尽量短，从而使逻辑电路短路时间尽量小从而有效降低逻辑电路短路功耗。在综合时可以设置最大fanout 和最大transition的综合约束。
功耗会影响芯片电路性能、散热和可靠性等问题，目前已成为芯片设计中非常重要的因素。随着芯片制造工艺、系统集成和软件开发的不断完善，芯片低功耗设计也会不断发展进步。